CoWoP時代を見据えた半導体検査の今後の展望
プリント基板（PCB）とパッケージ基板を一体化することで、半導体パッケージの薄型化・広帯域化・熱性能の向上を実現するなど、次世代のシステムレベルパッケージングを可能にする技術として、CoWoP（Chip-on-Wafer-on-PCB）が注目を集めています。しかし、CoWoPに使用されるSLP（Substrate-Like PCB）を製造するには、半導体検査と同等の高度な外観検査（AOI）を行わなければなりません。以下では、ビジョン技術を活用し、CoWoPの実用化に向けたさまざまな検査課題を解決する方法について解説します。
CoWoPによるプリント基板とパッケージ基板の一体化
時代はCoWoSからCoWoPへ
CoWoS（Chip-on-Wafer-on-Substrate）技術が成熟し、NVIDIA社製H100、H200をはじめとするAI特化型の高性能GPUが登場するなか、業界の注目は次世代パッケージング技術のCoWoPへと向けられており、アドバンストパッケージング（先進パッケージング）を行う半導体メーカーと、大型基板を製造するプリント基板メーカーの境界線が再定義されようとしています。
TSMC社と大手半導体後工程（OSAT）企業の協力の下、NVIDIA社が開発を進めているCoWoPは、ABF（味の素ビルドアップフィルム）基板をはじめとする従来のパッケージ基板を排除し、シリコンインターポーザーと高密度プリント基板のSLPを直接接合することで、パッケージとシステムの一体化を可能にする技術です。
CoWoPの特長
技術的な観点から見た場合、CoWoPには、以下のような特長があります。
中継基板を排除し、信号経路を短縮することで、レイテンシーを抑えながら、電源品質を向上
ヒートスプレッダーを直接接続し、熱管理を改善
ABF/BT基板の代わりにSLPを使用し、パッケージングコストを40～50%削減
SLPは高速製造が可能であるため、検査・組立要件さえ満たせば、迅速な量産が可能
CoWoPにおけるSLPの重要性
CoWoPへの移行が進めば、プリント基板メーカーの重要性はますます高まるでしょう。
SLPに求められる役割は、電気的相互接続だけではありません。CoWoPパッケージの信号品質と電気性能を確保するには、HDI（高密度相互接続）やSAP（セミアディティブプロセス）法／MSAP（改良型セミアディティブプロセス）法により、積層数10層以上、L/S（線幅/線間隔）＝15～20μmの高密度RDL（再配線層）を形成する必要があります。
しかも、広帯域幅・低レイテンシー・高い柔軟性を実現しながら、パッケージ基板のように反りや材料安定性にも配慮しなければなりません。このように、SLPはバリューチェーンの下流に位置する電子部品ではなく、半導体と同等の製品としてさまざまな課題に直面しているのです。
CoWoP向けSLP検査の精度要件と難易度
必要分解能15～20µmのCoWoP向けSLP検査は、必要分解能1～2µmの半導体パッケージング検査と比べると、精度要件こそ厳しくありませんが、その難易度は非常に高いといえます。
CoWoP向けSLP検査が難しい理由
CoWoP向けSLP検査が難しい理由として、まず撮像範囲の広さが挙げられます。SLPの寸法は、450mm×450mmとなっており、300mmウエハーの約3倍の面積があります。
次に、多種多様な積層材料も大きなネックです。有機基板向けの高性能エポキシやガラス繊維複合材、中間層の金属をはじめ、厚みと反射性が異なる材料を一括で可視化するには、高度な撮像技術が求められます。
さらに、SLPの製造工程では、効率化を目的としてプリント基板の製造ラインを流用することが想定されているため、 量産に必要な高スループットを維持しながら、半導体検査と同等の撮像精度を実現しなければなりません。
このように、精度要件が低いとはいえ、SLP検査の難易度は非常に高いため、多方面から光学設計を工夫する必要があります。
外観検査装置の開発のポイント
SLP向け外観検査装置の開発においては、単純に分解能を向上するのではなく、半導体検査と同等の精度と広範囲の撮像を重視し、視野角の拡大、フィードバック制御の向上、混合材料の可視化に取り組むとよいでしょう。
また、外観検査の結果が工程能力を決定する重要な指標となるため、外観検査装置を製造ラインに導入する際には、検査のインライン化や適応性、データに基づいた解析にも配慮しなければなりません。
従来のパッケージ基板とSLPの違い
外観検査の精度要件
従来のパッケージ基板（HDI基板）と比較した場合、CoWoP向けSLPは、より高度な材料・反り管理が求められるほか、MSAP法の導入に伴い検査項目も増加しているため、歩留まりの確保に向けて外観検査の手法を見直す必要があります。
従来のパッケージ基板（HDI基板） | CoWoP向けSLP | |
L/S | 50～100µm | 15～20µm（微細化・狭ピッチ化が進行中） |
|---|---|---|
微細孔＆電極パッド | ≒75～100µm | 20～30µm（微細なレーザー孔と電極パッドを採用） |
相互接続 | 150～500µmピッチのBGA/CSP | 44～55µmピッチのマイクロバンプ （20µmへの狭ピッチ化が進行中） |
材料／誘電体 | FR-4、標準的なHDI樹脂 CTE≒15ppm/°C | ABF/BT、低CTE誘電フィルム CTE≒9～14ppm/°C |
基板の反り | ＞100µm | <＜20µm |
手直し／修理 | 簡単 | 非常に難しい |
製造フロー | サブトラクティブ法 レーザー孔による積層 | MSAP法／ABF＋半導体パッケージング向け高密度RDL形成 |
コスト | 封止コストとファブコストが低い | 材料コストと処理コストは高いが、基板コストと相殺可能 |
CoWoP向けSLP検査装置の開発要件とは？
半導体検査と同等の撮像精度を実現することで、微細なパターン検査、大型パネルの安定した撮像、インラインの工程管理をはじめ、さまざまな撮像課題を解決する方法について解説します。続きを読むには、以下のフォームへご入力ください。