線幅2µmのRDL基板検査向け高速ラインスキャンソリューション

高速製造ラインにおける2μm以下の微細な構造物の可視化

ナイキストの定理（標本化定理）によると、L/S＝2/2μmのRDLに形成された銅配線を識別するには、0.87µm/pixelの分解能が必要になります。しかし、高倍率撮影を行うと、画質は向上しますが、視野角が狭くなり、スキャン時間も長くなります。

高倍率撮影に代わる方法としては、1画素＝最小検出サイズとしたうえで、グレースケールの色差（ΔDN）に基づいて対象物を検出する1画素検出があります。例えば、ピクセルサイズ3.5µm×3.5µm、倍率1.75倍、物体側分解能2.0µm/pixelであれば、線幅2µmの銅配線を検出できます。さらに、検出サイズとグレースケールの関係性を定量化したうえで、検出しきい値を正しく設定すれば、欠陥と背景を識別することも可能です。

線グラフに示す通り、絞り値f/3.2の場合、最小1.2µmの黒点欠陥（ピンホール）と最小2.0 µmの白点欠陥（アイランド）を検出できます。

各層の検査精度の均一化

多層RDL基板の外観検査では、層ごとの光学特性の違い、基板の反り・変形に起因するアライメント不良、上層にある銅めっきのざらつきにより、検査精度にバラつきが発生します。

このような問題を解決するには、同軸明視野照明と同軸暗視野照明の切り替え、偏光板またはマルチバンド照明の追加、撮像時の被写界深度（DoF）と分解能の調整により、光学系と照明の挙動を安定させる必要があります。アルゴリズムについては、特徴分離フィルタリングと多点非線形歪み補正に加え、オンラインの前処理により、各層のノイズフロアとコントラストの一貫性を確保するとよいでしょう。

ハードウェアアクセラレーションによるリアルタイムな前処理

大容量のデータ転送が伴う高速検査では、ホスト側のCPU負荷を軽減するため、外部のハードウェア上で前処理を行う必要があります。例えば、フレームグラバーのFPGA上で、ノイズ除去、コントラスト補正、モルフォロジー処理を行えば、CPUに転送するデータ容量を抑えられます。また、フィルタリングによりエッジ部を強調しながら、銅めっきのざらつきを除去すれば、安定かつ一貫した高速検査が可能になります。

このように、前処理を行うことで2D画像処理の安定性は向上しますが、基板の反りによって被写界深度から外れてしまう場合は、ほかの対策が求められます。