Optimierung von Wafer- und Chip-Inspektionen: Highspeed Vision Architektur mit hoher Präzision
Die Halbleiterindustrie strebt immer höhere Leistungen und kleinere Baugrößen an. Dadurch gewinnt die Fehlerprüfung von Wafern und einzelnen Chips in Gehäusen zunehmend an Bedeutung. Insbesondere bei Hightech-Anwendungen wie 5G, künstlicher Intelligenz (KI) und dem Internet der Dinge (IoT) steigt die Nachfrage nach hochwertigen Halbleiter-Komponenten weiter an. Dies stellt höhere Anforderungen an Präzisionsprüfungen.
Zielvorgaben für die Wafer- und Chip-Inspektion
In der Halbleiterfertigung sind die Prüfung der Wafer-Oberflächen und Chips zwei unterschiedliche Stufen der Qualitätskontrolle:
Die Wafer-Oberflächeninspektion zielt auf den gesamten Wafer ab und konzentriert sich auf makroskopische Defekte. Dazu zählen Verunreinigungen, Kratzer, Fehlausrichtung von Mustern und strukturelle Integrität während des Fertigungsprozesses. Bildverarbeitungssysteme erfordern ein großes Sichtfeld und hohe Scan-Geschwindigkeiten, um die gesamte Wafer-Oberfläche zu erfassen.
Die Chip-Inspektion konzentriert sich auf die detaillierte Analyse von Einzelchips. Dabei liegt der Fokus auf mikroskopischen Defekten wie Kantenausbrüchen, schlechter Schneidequalität und internen Strukturproblemen.
Die vier großen Herausforderungen bei der AOI-Inspektion von Wafern und Chips
CPU-Engpässe bei der Hochgeschwindigkeits-Bildverarbeitung in Echtzeit
Die Inspektion von Wafern und Chips erfordert sehr große Mengen hochauflösender Bilder zu verarbeiten – oft 25 MP oder mehr, mit Hunderttausenden von Bildern pro Einheit. Diese Inspektionen müssen in Sekundenbruchteilen abgeschlossen werden, insbesondere bei der Chip-Prüfung (innerhalb von 0,7 Sekunden). Herkömmliche CPU-basierte Systeme sind mit dieser Last oft überfordert. Sie können zu Verzögerungen, begrenztem Durchsatz und ineffizienter Datenverarbeitung führen, die sowohl die Entwicklung als auch die Produktion verlangsamen.Mangel an flexiblen Algorithmen und geringe Anpassungsfähigkeit Für feste Algorithmen ist es schwierig, unregelmäßige oder kontrastarme Defekte zu erkennen. Sie können zudem nur begrenzt mit speziellen Materialien wie Siliziumkarbid (SiC) und Galliumnitrid (GaN) umgehen, die einzigartige Reflexionseigenschaften haben. Wenn sich die Größe des Chips, die Materialien oder Strukturen ändern, scheitern die vorhandenen Algorithmen daran sich schnell anzupassen. Dies verringert die Erkennungsgenauigkeit und verlängert die Entwicklungszeit.
Schwierige Erkennung mikroskopischer Defekte Bei fortgeschrittenen Gehäuse-Prozessen wird es immer herausfordernder, winzige Oberflächendefekte wie Mikrorisse oder Verunreinigungen zu erkennen. Dies ist insbesondere der Fall, wenn die Defektgröße den Auflösungsgrenzen von Kamera und Optik nahekommt.
Komplexität der Prüfung hochreflektierender Oberflächen Reflektierende Oberflächen, wie Wafer- und Chip-Oberflächen sowie Metallschichten, lassen sich mit Standardoptiken nur schwer prüfen. Häufig führt dies zu falsch positiven Ergebnissen oder übersehenen Fehlern.