Ottimizzazione delle ispezioni di wafer e stampi: Architettura di visione ad alta velocità e precisione
Con l'avanzamento dell'industria dei semiconduttori verso prestazioni più elevate e dimensioni più ridotte, l'ispezione dei difetti di wafer e die diventa sempre più critica nei processi di packaging avanzati. Soprattutto nelle applicazioni high-tech come il 5G, l'intelligenza artificiale (AI) e l'Internet delle cose (IoT), la richiesta di qualità dei componenti dei semiconduttori continua a crescere, imponendo requisiti più elevati alle tecnologie di ispezione di precisione.
Obiettivi di ispezione di wafer e die
Nella produzione di semiconduttori, l'ispezione della superficie dei wafer e l'ispezione degli stampi sono due fasi importanti ma distinte del controllo qualità:
L'ispezione della superficie del wafer si rivolge all'intero wafer, concentrandosi su difetti macroscopici come contaminazione, graffi, disallineamento dei modelli e integrità strutturale durante i processi di produzione. I sistemi di ispezione visiva richiedono un ampio campo visivo e capacità di scansione ad alta velocità per coprire l'intera superficie del wafer.
L'ispezione degli stampi si concentra sull'analisi dettagliata dei singoli stampi, sottolineando i difetti microscopici come la scheggiatura dei bordi, l'insufficiente cubettatura e i problemi strutturali interni.
Quattro sfide principali nell'ispezione AOI di wafer e die
Colli di bottiglia della CPU nell'elaborazione di immagini ad alta velocità e in tempo reale
Le ispezioni di wafer e die richiedono l'elaborazione di enormi volumi di immagini ad alta risoluzione, spesso 25 MP o più, con centinaia di migliaia di immagini per unità. Queste ispezioni devono essere completate in frazioni di secondo, soprattutto per l'ispezione dei die (entro 0,7 secondi). I sistemi tradizionali basati su CPU sono spesso in difficoltà sotto questo carico, con conseguenti ritardi, produttività limitata e gestione inefficiente dei dati che rallentano sia lo sviluppo che la produzione.Mancanza di algoritmi flessibili e scarsa adattabilità
Gli algoritmi fissi faticano a rilevare difetti irregolari o a basso contrasto e hanno difficoltà a gestire materiali speciali come il carburo di silicio (SiC) e il nitruro di gallio (GaN), che presentano proprietà riflettenti uniche. Quando le dimensioni del die, i materiali o le strutture cambiano, gli algoritmi esistenti potrebbero non adattarsi rapidamente, riducendo l’accuratezza del rilevamento e prolungando i tempi di sviluppo.Difficoltà nel rilevare i difetti microscopici
Nei processi di packaging avanzato, il rilevamento di minuscoli difetti superficiali — come microfratture o contaminazioni — diventa sempre più complesso, soprattutto quando le dimensioni dei difetti si avvicinano ai limiti di risoluzione della telecamera e del sistema ottico.Complessità dell'ispezione di superfici ad alta riflettività
Le superfici riflettenti, come quelle dei wafer e dei die, così come gli strati metallici, sono difficili da ispezionare con sistemi ottici standard, causando spesso falsi positivi o difetti non rilevati.
How can you improve wafer AOI speed without compromising precision?
See how edge processing, FPGA preprocessing, and optimized imaging can reduce CPU load while maintaining reliable defect detection. Complete the form to continue reading.